طراحی منطق دیجیتال با استفاده از Verilog: کدگذاری و سنتز RTL
Digital Logic Design Using Verilog: Coding and RTL Synthesis
نویسنده: Vaibbhav Taraate (auth.)
ناشر: Springer India
سال انتشار: 2016
تعداد صفحات: XXIII, 416 [431]
زبان: English
فرمت: pdf - قابل تبدیل به سایر فرمت ها
حجم فایل: 56 مگابایت